• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明改良半導體元件中焊球強度的方法，包括取得焊球圖案，焊球圖案具有多個連接焊球以形成半導體元件之電性連接。焊球圖案具有多個行與列彼此相交，且連接焊球位於行與列的交會區。接著改變焊球圖案之區域中連接焊球的配置，使區域不含任何孤立焊球。
    公开号:TW201320208A
    申请号:TW101104294
    申请日:2012-02-10
    公开日:2013-05-16
    发明作者:Tsung-Yuan Yu；Hsien-Wei Chen；Ying-Ju Chen；Shih-Wei Liang
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L23-00
    专利说明:
    半導體元件與其焊球強度的改良方法
    本發明係關於改良焊球強度的半導體元件與製程。
    近年來，縮減積體電路(IC)的潮流為多種IC封裝如晶片尺寸的封裝(CSP)。
    舉例來說，打線接合的CSP中，係以焊線電性連接晶片與其下方的基板。上述結構需增加高度以容納迴線、寬度、及/或長度以容納打線接合墊。為了減少封裝體積，可採用覆晶的CSP。
    在覆晶CSP中，係以焊料凸塊(而非焊線)電性連接晶片與其下方的基板。
    在覆晶CSP中，若晶片與基板的熱膨脹係數(CTE)不匹配，比如基板的CTE大於晶片的CTE，則溫度下降時(比如焊料再流動的製程後)的基板將比晶片收縮的更多。如此一來，CSP結構將發生翹曲，進而降低產品的可靠性及/或良率。
    為了避免上述的翹曲問題，本發明在晶片與基板間置入底填材料以固定晶片與基板。
    本發明一實施例提供一種半導體元件中焊球強度的改良方法，包括：取得焊球圖案，焊球圖案具有多個連接焊球以形成半導體元件之電性連接，焊球圖案具有多個行與列彼此相交，且連接焊球位於行與列的交會區；以及改變焊球圖案之區域中連接焊球的配置，使區域不含任何孤立焊球。
    本發明一實施例提供一種半導體元件中焊球強度的改良方法，包括：取得焊球圖案，焊球圖案具有多個連接焊球以形成半導體元件之電性連接，焊球圖案具有多個行與列彼此相交，且連接焊球位於部份而非全部的行與列的交會區；以及確認連接焊球中的孤立焊球，其中孤立焊球於同行或同列頂多具有單一直接相鄰的相鄰焊球；以及新增一或多個焊球至與孤立焊球相鄰之空的行與列的交會區，藉由改變焊球圖案使孤立焊球具有兩個以上的相鄰焊球。
    本發明一實施例提供一種半導體元件，具有改良的焊球強度，包括：晶片，具有主動表面；多個連接焊球，位於主動表面上並電性連接晶片，其中連接焊球位於部份而非全部的行與列的交會區中；以及多個虛置焊球位於主動表面上但不電性連接晶片，其中虛置焊球位於不具有連接焊球之行與列的交會區中；其中晶片的至少一角落區域中，每一連接焊球或虛置焊球具有至少兩個相鄰的連接焊球或虛置焊球。
    可以理解的是，下述揭露的內容將提供多種實施例或實例以說明不同特徵。下述內容中，不同元件與組態的特定實施例僅用以簡化說明。本發明概念可由不同形式實施而不限於實施例。實施例僅用以清楚完整的說明本發明，本技術領域中具有通常知識者自可由實施例了解本發明概念。明顯地，實際上的操作並不需完全符合這些特例。
    為求圖式清楚，可能誇大層與區域之厚度與寬度的比例。圖式中將採用相同標號標示相同元件。圖式中的單元與區域僅用以示意，本發明概念並不受限於圖中單元與區域的相對尺寸或間距。
    一般而言，用以電性連接晶片或晶片封裝至基板或另一構件的焊料凸塊或焊球，其主要考量為晶片操作性而非機械強度。在某些情況下，焊料凸塊或焊球係不規則地分佈於晶片或晶片封裝的表面。焊料凸塊或焊球的不均勻分佈，會讓部份的焊料凸塊或焊球之應力高於其他焊料凸塊或焊球之應力。如此一來，會造成焊球/凸塊碎裂或晶粒崩角。
    在某些實施例中，晶片或晶片封裝的焊球圖案中，至少部份的焊球圖案不含孤立焊球以改良焊球強度。在某些實施例中，移動及/或增加一或多個焊球，使孤立焊球具有至少兩個相鄰焊球，而不再被視作孤立焊球。在某些實施例中，孤立焊球係位於焊球圖案的角落。
    下述的「半導體元件」為晶片，或含有至少一晶片於其中的晶片封裝。
    在一實施例中，半導體元件係裸露的晶片102(或晶粒)，如第13圖所示。在另一實施例中，半導體元件為晶片的封裝1300如第13圖所示，含有至少一晶片102，與具有晶片102嵌置其上的基板(或載板) 104。在又一實施例中，半導體元件係晶片堆疊。在其他實施例中，半導體元件為具有多個晶片的多重晶片封裝。在某些實施例中，晶片封裝更包含密封材料108埋置於晶片中，如第13圖所示。
    下述的「連接焊球」係沉積於半導體元件表面上的導電凸塊或導電焊球，用以電性連接半導體元件之晶片與至少一外部構件(或元件)。連接焊球亦可物理連接半導體元件與外部構件(或元件)。然而連接焊球之主要功能仍為自半導體元件傳遞電子訊號，比如功率、地線、或資訊至半導體元件，或傳遞上述電子訊號至半導體元件。
    在一實施例中，連接焊球係位於晶片102表面上的焊料凸塊106，如第13圖所示。焊料凸塊106可電性連接晶片與至少一外部構件或元件如第13圖所示之基板(或載板) 104。在另一實施例中，連接焊球係位於晶片尺寸的封裝1300表面上的焊料球110，如第13圖所示。焊料球110可電性連接晶片封裝中的晶片與至少一外部構件或元件(未圖式)。
    下述的「虛置焊球」為凸塊或焊球，係與半導體元件之連接焊球沉積於半導體元件之相同表面上。如上述內容，連接焊球可電性連接半導體元件之晶片與至少一外部構件(或元件)。然而虛置焊球之主要功能為物理連接半導體元件與至少一外部構件(或元件)。
    在某些實施例中，虛置焊球無法電性連接半導體元件與外部構件(或元件)。在一實施例中，虛置焊球與半導體元件之間無電性連接。在另一實施例中，虛置焊球與半導體元件之間有電性連接，但與外部構件(或元件)之間無電性連接。
    在某些實施例中，虛置焊球電性連接半導體元件與外部構件(或元件)。然而上述電性連接並不影響半導體元件所需的操作及功能。舉例來說，在半導體元件之一或多個連接焊球已提供半導體元件與外部構件(或元件)一或多個電性連接如地線或電源以外，可額外以虛置焊球提供半導體元件與外部構件(或元件)電性連接如地線或電源電壓。
    下述的「連接焊球」與「虛置焊球」在沒有額外說明的情況下將統稱為焊球。
    第1圖係半導體元件(未圖式)之焊球圖案300的平面圖。焊球圖案300具有多個連接焊球306以用於半導體元件。焊球圖案300具有多個行321(如第1圖所示之垂直方向箭頭)與列323(如第1圖所示之水平方向箭頭)相交於多個交會區325。為簡化圖式，第1圖只圖式行321’及323’相交之交會區325。在某些實施例中，行與列彼此垂直相交如第1圖所示。在某些實施例中，行與列以非垂直的角度(如大於或小於90度)彼此相交。
    每一連接焊球306係位於某一交會區325。如前所述，連接焊球306的物理配置之主要考量為半導體元件的操作性，而非機械強度。如此一來，連接焊球306的分佈往往不均勻，如第1圖所示。這種不均勻的分佈會讓某些連接焊球的應力高於其他連接焊球，在背面研磨製程時容易使連接焊球碎裂或晶粒崩角。
    本發明者發現孤立焊球容易導致連接焊球碎裂或晶粒崩角等缺陷，特別是孤立焊球位於角落區域時，如第1圖所示之焊球圖案300的角落區域之角落焊球306c。
    下述的「孤立焊球」不具有相鄰焊球，或只具有單一相鄰焊球。
    下述的「相鄰焊球」係與同行或同列中的特定焊球直接相鄰。
    舉例來說，如第1圖所示，特定焊球306s具有3個相鄰焊球306n，且每一相鄰焊球306n均與同行或同列之特定焊球306s直接相鄰。而連接焊球306z雖與特定焊球306s相鄰，但並非與特定焊球306s於同行或同列直接相鄰，因此連接焊球306z不算是特定焊球306s之相鄰焊球。換言之，對角線方向的相鄰焊球無法視作相鄰焊球。
    焊球圖案300具有多個孤立焊球306i，如小圈標示。如第1圖所示，每一孤立焊球306i頂多只具有單一相鄰焊球。某些角落焊球306c亦為孤立焊球，特別容易產生焊球碎裂或孔洞等缺陷。
    第2A-2C及3-4圖係焊球圖案300可能具有的角落區域400A-400E之平面圖。如第2A-2C及3-4圖所示，角落區域包含了焊球圖案的角落。對角落區域來說，角落焊球不一定位於焊球圖案之角落。舉例來說，如第3圖所示，焊球圖案400D之角落是空的交會區325e，但含有空的交會區325e之400D仍被視作角落區域。
    角落區域400A與400B之角落焊球306c亦為孤立焊球，均只具有單一相鄰焊球306n。角落區域400C之角落焊球306c亦為孤立焊球，且不具有任何相鄰焊球。角落區域400D不具有角落焊球。此外，角落區域400D中的每一焊球均具有至少兩個相鄰焊球。角落區域400E之角落焊球306c並非孤立焊球。此外，角落區域400E中的每一焊球均具有至少兩個相鄰焊球。
    當半導體元件之焊球圖案的角落區域具有孤立焊球(如角落區域400A至400C)時，其平均疲勞壽命比焊球圖案不具孤立焊球(如角落區域400D及400E)之半導體元件少15%至20%。換言之，不具有孤立焊球的角落區域(如角落區域400D及400E)之強度高於具有孤立焊球的角落區域(如角落區域400A至400C)。上述現象亦適用於任何其他區域(而不限於角落區域)與焊球圖案中的任何焊球(而不限於角落焊球)。舉例來說，若第1圖之非角落區域不含孤立焊球306w(非角落焊球)的話，其強度可增加。
    在某些實施例中，可改變焊球圖案部份區域中的焊球配置，使其不具有孤立焊球。第5圖係這些實施例之方法500的流程圖。
    在步驟501中，取得多個連接焊球的焊球圖案，以用於半導體元件之電性連接。上述焊球圖案具有一區域(比如角落區域400A)，且此區域含有孤立焊球。
    在步驟503中，改變角落區域400A中焊球的配置，使其不再具有孤立焊球。舉例來說，可將某些實施例中的角落區域400A、400B及400C，改變成不具有孤立焊球的角落區域400D及400E。
    在步驟505中，以改變的焊球圖案製造半導體元件。用以製造半導體元件的方法可為任何合適的半導體製程。舉例來說，半導體製程將搭配第7A-7B圖敘述如下。
    在某些實施例中，步驟503改變的區域為焊球圖案之角落區域。在另一實施例中，步驟503改變的區域含有焊球圖案某些或所有的角落區域。在又一實施例中，步驟503改變的區域為全部的焊球圖案。
    在步驟503中，有效的改變方法可為移動孤立焊球至空的交會區，使區域中的每一焊球均具有至少兩個相鄰焊球。
    舉例來說，角落區域400A中的孤立焊球(比如角落焊球306c)亦為接觸焊球，可移動到第2A圖所示之空的交會區325e。這將使角落區域400A轉為角落區域400D，其中每個球都具有至少兩個相鄰焊球。在第3圖中，被移動的焊球306m仍為接觸焊球，以確保半導體元件所需的操作性或功能。在某些實施例中，需讓半導體元件的一或多個導電層改道，使被移動的焊球306m能電性連接導電層。
    同樣地，若具有孤立焊球之區域為角落區域400B，某些實施例將孤立焊球(如角落區域400B中的角落焊球306c)移動至第2B圖之空的交會區325e，以形成角落區域400D。同樣地，若具有孤立焊球之區域為角落區域400C，某些實施例將孤立焊球(如角落區域400C中的角落焊球306c)移動至第2C圖之空的交會區325e，以形成角落區域400D。
    在某些實施例中，孤立焊球被完全移出所要改變的區域。舉例來說，角落區域400C中的孤立焊球(如角落焊球306c)被完全移出角落區域400C之外，使改變的區域不具有孤立焊球。
    在步驟503中，另一個有效的改變方法為加入虛置焊球至空的交會區，使改變的區域中每一個球都具有至少兩個相鄰焊球。在某些實施例中，加入虛置焊球的步驟將取代或輔助上述移動連接焊球的步驟。
    在某些實施例中，需要改變的區域如角落區域400A、400B、或400C其所有空的交會區都形成有虛置焊球。換言之，改變方法係將虛置焊球形成於每一空的交會區。如此一來，每一焊球均具有至少兩個相鄰焊球如角落區域400E。
    然而虛置焊球不必形成在需要改變之區域中所有空的交會區中。如下述實施例所示，只要改變的區域中每一焊球均具有至少兩個相鄰焊球即可。
    第6A及6B圖分別顯示一實施例中，焊球圖案600A與改變的焊球圖案600B。第8圖係某些實施例中方法800之流程圖。第6A及6B圖中的焊球圖案可用以說明第8圖的方法。
    在步驟801中(以第6A圖為例)，取得多個連接焊球306的焊球圖案600A，以用於半導體元件之電性連接。連接焊球306係位於焊料圖案之行(未標示)與列(未標示)交會之部份(而非全部)區域中。如此一來，第6A圖中空的交會區325e不具有連接焊球。
    在步驟802中(以第6A圖為例)，分析至少一角落區域651、652、653、與654，以確認其是否具有孤立焊球。如前所述，所謂的孤立焊球頂多具有一個相鄰焊球。舉例來說，分析第6A之焊球圖案600A中的角落區域651，可知其具有兩個孤立焊球306i，且其中一者為角落焊球306c。
    在某些實施例中，係以人工方式進行上述分析，比如以人眼檢查焊球圖案600A之佈局圖。在某些實施例中，係以電腦系統硬接式或程設式地進行上述分析，以確認孤立焊球。舉例來說，電腦系統如通用電腦系統可用來計算每個焊球於同行或同列之相鄰焊球數目。若某焊球經計算後其相鄰焊球的數目為1或0，則此焊球將被標記為孤立焊球。
    在步驟803中，改變至少一角落區域(如651)的方法為將一或多個虛置焊球，加到與孤立焊球(如角落區域651之角落焊球306c)直接相鄰之空的交會區，使其具有兩個以上的相鄰焊球而不再是孤立焊球。與步驟802類似，新增虛置焊球的步驟可由人工或電腦系統執行。
    以角落區域651為例，可將至少一虛置焊球306d1加入與角落焊球306c直接相鄰之空的交會區，如第6B圖所示。如此一來，在改變的焊球圖案600B中，角落區域651中的角落焊球306c具有兩個相鄰焊球而不再是孤立焊球。上述的兩個相鄰焊球中，一者為新增的虛置焊球306d1，另一者為同一行中直接位於角落焊球306c下方的連接焊球306k。某些實施例中，在分析後的角落區域中，改良角落焊球強度之步驟803到此為止。
    在某些實施例中，步驟803不只改良角落焊球之強度，還進一步改良分析後的角落區域中其他連接焊球的強度。舉例來說，角落區域651還含有其他被視作格離焊球的連接焊球306k。如此一來，需新增其他的虛置焊球306d2至與連接焊球306k直接相鄰之空的交會區，如第6B圖所示。如此一來，改變的焊球圖案600B中的連接焊球306k將具有兩個相鄰焊球，而不再是孤立焊球。上述的兩個相鄰焊球中，一者為新增的虛置焊球306d2，另一者為同一行中直接位於連接焊球306k上方的角落焊球306c。某些實施例中，在分析後的角落區域中，改良連接焊球強度之步驟803到此為止。
    在某些實施例中，步驟803不只改良連接焊球之強度，還進一步改良分析後的角落區域中虛置焊球的強度。舉例來說，如第6B圖所示，新增的虛置焊球306d1只具有單一相鄰焊球(即角落焊球306c)，因此被視作孤立焊球。若進行後續半導體製程，將增加上述孤立的虛置焊球之應力並造成缺陷如焊球碎裂。由於孤立的虛置焊球不需提供半導體元件所需的操作性與功能性，即使碎裂也不會對半導體元件之操作性與功能產生不利的影響。綜上所述，某些情況下可容忍孤立的虛置焊球存在於改變的焊球圖案中。
    然而某些情況下，孤立的虛置焊球本身碎裂及/或造成晶粒崩角是不被允許的。此時需新增一或多個額外的虛置焊球至分析後的角落區域中，以確保孤立焊球不存在(不論是原本的連接焊球或新增的虛置焊球)。舉例來說，第6圖之改變的焊球圖案600B中，需新增虛置焊球306d3於與孤立的虛置焊球306d1直接相鄰之空的交會區。如此一來，虛置焊球306d1具有至少兩個相鄰焊球，而不再被視作孤立焊球。
    在某些實施例中，會進一步確認新增的虛置焊球306d3是否為孤立焊球。若答案為是，則需新增另一虛置焊球至與孤立的虛置焊球306d3直接相鄰之空的交會區。如此一來，虛置焊球306d3具有至少兩個相鄰焊球，而不再被視作孤立焊球。上述製程將不斷重複，直到分析後的角落區域中，所有焊球(不論是連接焊球或虛置焊球)都具有至少兩個相鄰焊球為止。相鄰焊球不需位於分析後的角落區域中。舉例來說，第6B圖中的虛置焊球306d3，其相鄰焊球306t係位於分析後的角落區域651之外。某些實施例中，在分析後的角落區域中，改良連接焊球與虛置焊球強度之步驟803到此為止。
    在步驟805中，以改變的焊球圖案製造半導體元件。用以製造半導體元件的方法可為任何合適的半導體製程。舉例來說，半導體製程將搭配第7A圖(第6A圖中的剖線A-A’之剖面圖)及7B圖(第6B圖中的剖線B-B’之剖面圖)敘述如下。
    如第7A圖所示，半導體元件700之基板710係半導體基板，且具有積體電路形成其中及/或其上。基板710可為但不限於基體矽、半導體晶圓、絕緣層上矽(SOI)基板、或矽鍺基板。某些實施例中，基板710含有其他半導體材料如第III族元素、第IV族元素、及第V族元素。某些實施例中的基板710更包含多個隔離結構(未圖式)，比如淺溝槽隔離(STI)結構或局部氧化矽(LOCOS)結構。隔離結構可定義並隔離多種微電子單元(未圖式)。某些實施例中，形成於基板710中的微電子單元包括電晶體如金氧半場效電晶體(MOSFET)、互補式金氧半(CMOS)電晶體、雙載子連接電晶體(BJT)、高電壓電晶體、高頻電晶體、或p型通道區及/或n型通道區場效電晶體(PFET/NFET)。微電子單元亦可為電阻、二極體、電容、電感、熔絲、或其他合適單元。上述多種微電子單元可由多種製程形成，比如沉積、蝕刻、佈植、光微影、回火、與其他合適製程。微電子單元可內連線以形成積體電路元件，比如邏輯元件、記憶元件(例SRAM)、射頻元件、輸入/輸出元件、系統單晶片(SoC)、上述之組合、與其他合適種類的元件。
    某些實施例中，基板710可進一步具有層間介電層與金屬化結構於積體電路上。位於金屬化結構中的層間介電層可為低介電常數之介電材料、未掺雜之矽酸鹽玻璃(USG)、氮化矽、氮氧化矽、或其他一般常用材料。低介電常數之介電材料之介電常數(k值)可小於約3.9，或小於約2.8。某些實施例中，金屬化結構中的金屬線路之組成可為銅或銅合金。本技術領域中具有通常知識者應理解上述金屬化層的詳細製程。
    最上層的金屬化層為接點區712，係位於最上層的層間介電層上。接點區712為導電線路的一部份，且露出平坦化製程處理過的表面。若必要的話，上述平坦化製程可為化學機械研磨(CMP)製程。適用於接點區712之材料可包含但不限定於銅、鋁、鋁銅、銅合金、或其他現有導電材料。在一實施例中，接點區712含有金屬墊713如鋁，可用於連接不同晶片中的積體電路至外部結構之接合製程。
    接著形成鈍化層714於基板710上，並圖案化鈍化層714以形成開口715，露出部份的金屬墊713以利後續的後鈍化內連線製程。在一實施例中，鈍化層714之組成為非有機材料如USG、氮化矽、氮氧化矽、氧化矽、或上述之組合。在另一實施例中，鈍化層714之組成為高分子層如環氧樹脂、聚亞醯胺、苯并環丁烯(BCB)、聚苯并噁唑(PBO)、類似物、或其他較軟，通常為有機物的介電材料。
    接著在鈍化層714上進行後鈍化內連線(PPI)製程。在某些實施例中，黏著層(未圖式)與晶種層(未圖式)係形成於鈍化層714上，以襯墊開口715之側壁與底部。黏著層又稱膠層，係毯覆性地覆蓋鈍化層714及開口715之側壁與底部。黏著層可為常用阻障材料如鈦、氮化鈦、鉭、氮化鉭、或上述之組合。黏著層之形成方法可為物理氣相沉積法(PVD)、濺鍍法、或類似方法。黏著層可幫助改良鈍化層714與後續形成其上的銅線路之間的黏著力。晶種層係毯覆性地形成於黏著層上。晶種層之組成可為鋁、鋁合金、銅、銅合金、銀、金，或上述之組合。在一實施例中，晶種層之形成方法為濺鍍。在其他實施例中，晶種層之形成方法可為其他常用方法如PVD或無電電鍍法。
    此外，後鈍化內連線(PPI)線路718係形成於黏著層與晶種層上以填入開口715。以遮罩搭配微影製程，將導電材料填入鈍化層714之開口715與遮罩開口，再移除遮罩與露出的黏著層與晶種層。移除步驟可為濕蝕刻或乾蝕刻。在一實施例中，移除步驟採用氨為主的酸類進行等向濕蝕刻，此為短時間的閃蝕法。
    填入開口715之導電材料可作為後鈍化內連線線路718。後鈍化內連線線路718之組成可含有但不限於銅、鋁、銅合金、或其他現有的導電材料。後鈍化內連線線路718可進一步具有含鎳層(未圖式)形成於含銅層之頂部上。後鈍化內連線的形成方法可為電鍍、無電電鍍、濺鍍、化學氣相沉積法(CVD)、或類似方法。後鈍化內連線線路718可將接點區712連線至凸塊結構。某些實施例中，後鈍化內連線線路718可作為電源線、再分佈線路(RDL)、電感、電容、或任何被動構件。某些實施例中，後鈍化內連線線路718之厚度可小於約30μm，比如介於約2μm至約25μm之間。
    接著在後鈍化內連線線路718上與露出的鈍化層714上形成介電層(未圖式)。介電層之組成可為介電材料如氮化矽、碳化矽、氮氧化矽、或其他適用材料。介電層之形成方法可為電漿增強式CVD(PECVD)或其他常用CVD。
    接著形成高分子層722於介電層上，再進行微影製程及蝕刻製程如乾蝕刻及/或濕蝕刻以圖案化高分子層722，形成開口723穿過高分子層722並露出部份後鈍化內連線線路718，以利後續凸塊製程。高分子層722如名所示，其組成為高分子如環氧樹脂、聚亞醯胺、BCB、PBO、類似物、或其他較軟，通常為有機物的介電材料。在一實施例中，高分子層722為聚亞醯胺層。在另一實施例中，高分子層722為PBO層。高分子層722為軟性材料，因此可減少基板上的固有應力。另一方面，高分子層722之厚度可輕易達到數十個微米。
    某些實施例中，含有擴散阻障層與晶種層之凸塊下冶金(UBM)層724係形成於上述結構上。凸塊下冶金層724係形成於高分子層722與露出的後鈍化內連線線路718上，並襯墊開口723之側壁與底部。擴散阻障層亦稱為膠層，係形成以覆蓋開口723之側壁與底部。擴散阻障層之組成可為氮化鉭、氮化鈦、鉭、鈦、或類似物。擴散阻障層之形成方法可為PVD或濺鍍法。晶種層可為形成於擴散阻障層上的銅晶種層。某些實施例中，晶種層之組成可為銅合金，除了銅以外還含有銀、鉻、鎳、錫、金、或上述之組合。在一實施例中，凸塊下冶金層724含有鈦組成的擴散阻障層，與銅組成的晶種層。
    接著形成遮罩層(未圖式)於凸塊下冶金層724上，再圖案化遮罩層以露出部份的凸塊下冶金層724以利凸塊製程。接著將具有焊料濕潤性的導電材料如錫銀合金或其他無鉛焊料，沉積於露出的凸塊下冶金層724上，以形成接觸凸塊下冶金層724之凸塊。上述凸塊即半導體元件700之連接焊球306。
    某些實施例中，第7B圖所示之虛置焊球306d的形成方法與前述之連接焊球306的形成方法類似，除了虛置焊球306d不需電性連接至基板710中或基板710上的晶片。在某些實施例中，虛置焊球306d係形成於高分子層722上，兩者之間可具有或不具有界面層。界面層之材質與凸塊下冶金層724相同，兩者可同時形成。在某些實施例中，虛置焊球306d之材質與連接焊球306相同，兩者可同時形成。
    藉由再流動連接焊球306與虛置焊球306d，可將具有連接焊球306與虛置焊球306d形成其上的半導體元件700，覆晶接合至下方基板(或另一晶片)。可視情況封裝上述結構，並形成焊料球如第13圖所示。
    在某些實施例中，步驟803可確保改變的焊球圖案中，每一角落焊球具有兩個相鄰焊球。為達成上述目的，除了在第6B圖所示之結構中新增虛置焊球306d1至角落區域651以外，再新增兩個虛置焊球至角落區域652，並新增一個虛置焊球至角落區域653。角落區域654已不具有任何孤立焊球，因此不需改變。
    在某些實施例中，步驟803可確保改變的焊料圖案之至少一角落區域中，每一焊球具有兩個或多個相鄰焊球。舉例來說，新增虛置焊球306d2與306d3以確保角落區域651中的每一焊球具有至少兩個相鄰焊球。
    在某些實施例中，步驟803可確保改變的焊料圖案之所有角落區域如651、652、653、及654中，每一焊球具有兩個或多個相鄰焊球。
    在某些實施例中，步驟803僅施加至角落區域如651、652、653、及654中，以確保改變的焊料圖案之所有角落區域中，每一焊球具有兩個或多個相鄰焊球。舉例來說，第6B圖中的焊球圖案600B的所有角落區域均不具有孤立焊球，但角落區域以外的其他區域仍含有一或多個孤立焊球306g。
    為了改良一或多個角落區域中的焊球強度，角落區域的定義為含有焊料圖案角落的區域，且角落區域的尺寸為約三分之一的焊料圖案尺寸。舉例來說，第6圖之焊料圖案600B具有長度B與寬度B’，而每一角落區域具有長度A與寬度A’，其中3AB，且3A’3B’。
    某些實施例中，焊球圖案900A之平面圖如第9A圖所示，而改變的焊球圖案900B之平面圖如第9B圖所示。第10圖係某些實施例中方法1000之流程圖。第9A及9B圖中的焊球圖案可用以說明第10圖的方法。
    在步驟1001中(以第9A圖為例)，取得多個連接焊球306的焊球圖案900A，以用於半導體元件之電性連接。連接焊球306係位於焊料圖案900A之行(未標示)與列(未標示)交會之部份(而非全部)區域中。如此一來，第9A圖中空的交會區325e不具有連接焊球。
    在步驟1002中，分析焊球圖案900A，以確認其是否具有孤立焊球。步驟1002之分析方法如前述之步驟802。
    在步驟1003中，新增一或多個虛置焊球至與孤立焊球相鄰之空的交會區，以改變焊球圖案900A。上述步驟可確保改變的焊球圖案中，每一焊球如連接焊球與虛置焊球均具有兩個或多個相鄰焊球，如第9B圖所示。必需注意的是，某些實施例之步驟1003可增強整個焊球圖案的焊球強度，而不只增強角落部份的焊球強度。改變的焊球圖案900B可具有空的交會區，如第9B圖所示的標號325e。
    在步驟1005中，以改變的焊球圖案900B製造半導體元件，且焊球圖案可含有空的交會區。用以製造半導體元件的方法可為任何合適的半導體製程，比如前述第7A及7B圖提及之製程。
    某些實施例中，焊球圖案1100A之平面圖如第11A圖所示，而改變的焊球圖案1100B之平面圖如第11B圖所示。第12圖係某些實施例中方法1200之流程圖。第11A及11B圖中的焊球圖案可用以說明第12圖的方法。
    在步驟1201中(以第11A圖為例)，取得多個連接焊球306的焊球圖案1100A，以用於半導體元件之電性連接。連接焊球306係位於焊料圖案1100A之行(未標示)與列(未標示)交會之部份(而非全部)區域中。如此一來，第11A圖中空的交會區325e不具有連接焊球。
    在步驟1203中，新增虛置焊球306d至所有空的交會區，以改變焊球圖案1100A。上述步驟可讓改變的焊球圖案1100B具有平均的焊球分佈。如此一來，改變的焊球圖案1100B不具有任何空的交會區。
    在某些實施例中，可在步驟1203前先進行步驟1202，以分析焊料圖案1100A並確認孤立焊球。步驟1202與前述之步驟802相同。
    在步驟1205中，以改變的焊球圖案1100B製造半導體元件，且焊球圖案不含任何空的交會區。用以製造半導體元件的方法可為任何合適的半導體製程，比如前述第7A及7B圖提及之製程。
    第13圖係某些實施例中，晶片尺寸的封裝1300之剖視圖。晶片尺寸的封裝1300中，晶片(或晶粒) 102之表面(如主動表面) 114藉由焊料凸塊106連接至基板104的表面116。密封材料108係形成於基板104之表面116上以密封晶片102。焊料球110係形成於基板104的另一表面118上，以電性連接其他構件(未圖式)。
    在晶片尺寸的封裝1300中，可採用上述方法改變焊料凸塊106及/或焊料球110之焊料圖案。在將晶片尺寸的封裝1300中的焊球強度改良至可接受的範圍後，某些實施例可省略底填材料以減少製程成本與時間。在另一實施例中，晶片尺寸的封裝1300仍具有底填材料於晶片102與基板104之間，以進一步增加改良後的焊球強度，可避免翹曲、焊球碎裂、或晶粒崩角等缺陷。
    雖然上述內容以晶片尺寸的封裝1300(特別是晶圓等級的晶片尺寸的封裝)為主要實施例，上述方法亦可應用於多種球格陣列封裝。
    上述實施例的方法中的步驟僅為舉例，不一定要依說明的順序進行這些步驟。某些實施例中，在符合本發明實施例的精神與範疇的情況下，可新增其他步驟、取代上述步驟、調換上述步驟的順序、及/或省略上述步驟。本技術領域中具有通常知識者應可在本發明之範疇內，結合不同結構及/或不同實施例。
    在某些實施例中，改良半導體元件之焊球強度之方法包括：以多個連接焊球之焊球圖案以形成半導體圖案之電性連接。焊球圖案具有多個彼此交會的行與列。連接焊球係位於行與列的交會區。此方法改變焊球圖案之一區域中的焊球配置，使此區域不含任何孤立焊球。
    在某些實施例中，改良半導體元件之焊球強度之方法包括：以多個連接焊球之焊球圖案形成半導體圖案之電性連接。焊球圖案具有多個彼此交會的行與列。焊球係位於部份(非全部)之行與列的交會區中。此方法更確認該些連接焊球中的孤立焊球，其中孤立焊球於同行或同列頂多具有單一直接相鄰的相鄰焊球。此方法亦新增一或多個焊球至與孤立焊球相鄰之空的行與列的交會區，使孤立焊球具有兩個以上的相鄰焊球。
    在某些實施例中，半導體元件具有改良的焊球強度，其晶片具有主動表面，其連接焊球位於主動表面上並電性連接晶片，且其虛置焊球位於主動表面上但不電性連接晶片。連接焊球位於部份而非全部的行與列的交會區中。虛置焊球位於不具有連接焊球之行與列的交會區中。晶片的至少一角落區域中，每一連接焊球或虛置焊球具有至少兩個相鄰的連接焊球或虛置焊球。
    雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    A．．．角落區域的長度
    A’．．．角落區域的寬度
    B．．．焊料圖案的長度
    B’．．．焊料圖案的寬度
    A-A’、B-B’．．．剖線
    102．．．晶片
    104．．．基板
    106．．．焊料凸塊
    108．．．密封材料
    110．．．焊料球
    114．．．晶片表面
    116、118．．．基板表面
    300、600A、900A、1100A．．．焊球圖案
    306、306k．．．連接焊球
    306c．．．角落焊球
    306d、306d1、306d2、306d3．．．虛置焊球
    306g、306i、306w．．．孤立焊球
    306s．．．特定焊球
    306m．．．被移動的焊球
    306n、306t．．．相鄰焊球
    321、321’．．．行
    323、323’．．．列
    325．．．交會區
    325e．．．空的交會區
    400A、400B、400C、400D、400E、400F、651、652、653、654．．．角落區域
    500、800、1000、1200．．．方法
    501、503、505、801、802、803、805、1001、1002、1003、1005、1201、1202、1203、1205．．．步驟
    600B、900B、1100B．．．改變的焊球圖案
    700．．．半導體元件
    710．．．基板
    712．．．接點區
    713．．．金屬墊
    714．．．鈍化層
    715、723．．．開口
    718．．．後鈍化內連線線路
    722．．．高分子層
    724．．．凸塊下冶金層
    1300．．．晶片尺寸的封裝
    第1圖係本發明一實施例中，焊球圖案的平面圖；
    第2A-2C及3-4圖係本發明實施例中，焊球圖案的部份區域之平面圖；
    第5圖係本發明某些實施例中，消除孤立焊球之方法的流程圖；
    第6A及6B圖係本發明某些實施例中，分別對應焊球圖案與改變之焊球圖案的平面圖；
    第7A及7B圖係分別對應第6A及6B圖中A-A’切線的剖視圖；
    第8圖係本發明某些實施例中，消除孤立焊球之方法的流程圖；
    第9A及9B圖係本發明某些實施例中，分別對應焊球圖案與改變之焊球圖案的平面圖；
    第10圖係本發明某些實施例中，消除孤立焊球之方法的流程圖；
    第11A及11B圖係本發明某些實施例中，分別對應焊球圖案與改變之焊球圖案的平面圖；
    第12圖係本發明某些實施例中，消除孤立焊球之方法的流程圖；以及
    第13圖係本發明某些實施例中，晶元等級封裝(CSP)的剖視圖。
    A．．．角落區域的長度
    A’．．．角落區域的寬度
    B．．．焊料圖案的長度
    B’．．．焊料圖案的寬度
    B-B’．．．剖線
    306c．．．角落焊球
    306d1、306d2、306d3．．．虛置焊球
    306g．．．孤立焊球
    306k．．．連接焊球
    306t．．．相鄰焊球
    600B．．．改變的焊球圖案
    651、652、653、654．．．角落區域
    权利要求:
    Claims (11)
    [1] 一種半導體元件中焊球強度的改良方法，包括：取得一焊球圖案，該焊球圖案具有多個連接焊球以形成一半導體元件之電性連接，該焊球圖案具有多個行與列彼此相交，且該些連接焊球位於該些行與列的交會區；以及改變該焊球圖案之一區域中該些連接焊球的配置，使該區域不含任何孤立焊球。
    [2] 如申請專利範圍第1項所述之半導體元件中焊球強度的改良方法，其中該孤立焊球於同行或同列不具有任何直接相鄰的連接焊球，或只具有單一直接相鄰的連接焊球。
    [3] 如申請專利範圍第1項所述之半導體元件中焊球強度的改良方法，其中改變該焊球圖案之步驟，係將該區域中至少一連接焊球移動至一空的行與列的交會區，使該區域中每一連接焊球具有至少兩個相鄰焊球。
    [4] 如申請專利範圍第1項所述之半導體元件中焊球強度的改良方法，其中改變該焊球圖案之步驟包括新增一虛置焊球至一空的行與列的交會區，使該區域中每一連接焊球與該虛置焊球均具有至少兩個相鄰焊球，且該虛置焊球不提供該半導體元件任何電性連接。
    [5] 如申請專利範圍第1項所述之半導體元件中焊球強度的改良方法，其中該區域係整個焊球圖案、該焊球圖案之一角落區域、或該焊球圖案之所有角落區域。
    [6] 一種半導體元件中焊球強度的改良方法，包括：取得一焊球圖案，該焊球圖案具有多個連接焊球以形成一半導體元件之電性連接，該焊球圖案具有多個行與列彼此相交，且該些連接焊球位於部份而非全部的該些行與列的交會區；確認該些連接焊球中的一孤立焊球，其中該孤立焊球於同行或同列頂多具有單一直接相鄰的相鄰焊球；以及新增一或多個焊球至與該孤立焊球相鄰之空的行與列的交會區以改變該焊球圖案，使該孤立焊球具有兩個以上的相鄰焊球。
    [7] 如申請專利範圍第6項所述之半導體元件中焊球強度的改良方法，其中該孤立焊球係該焊球圖案中的一角落焊球，且改變該焊球圖案的步驟確保改變的該焊球圖案中，每一角落焊球均具有兩個相鄰焊球。
    [8] 如申請專利範圍第6項所述之半導體元件中焊球強度的改良方法，其中改變該焊球圖案的步驟確保改變的該焊球圖案之每一角落區域中，每一連接焊球均具有兩個或多個相鄰焊球。
    [9] 如申請專利範圍第6項所述之半導體元件中焊球強度的改良方法，其中改變該焊球圖案的步驟確保改變的該焊球圖案中，每一連接焊球與新增的焊球均具有兩個或多個相鄰焊球。
    [10] 一種半導體元件，具有改良的焊球強度，包括：一晶片，具有一主動表面；多個連接焊球，位於該主動表面上並電性連接該晶片，其中該些連接焊球位於部份而非全部的行與列的交會區中；以及多個虛置焊球位於該主動表面上但不電性連接該晶片，其中該些虛置焊球位於不具有連接焊球之行與列的交會區中；其中該晶片的至少一角落區域中，每一連接焊球或虛置焊球具有至少兩個相鄰的連接焊球或虛置焊球。
    [11] 如申請專利範圍第10項所述之半導體元件，係一晶片尺寸封裝，且更包括：一基板具有相對表面，其中一表面係以該些連接焊球與該些虛置焊球機械連接至該晶片，並以該些連接焊球電性連接至該晶片；一密封材料位於該基板之該表面上，並覆蓋該晶片、該些連接焊球、與該些虛置焊球；以及多個焊料球位於該基板的另一表面上，且該些焊料球經由該基板電性連接至該些連接焊球。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI475624B|2015-03-01|半導體元件與其焊球強度的改良方法
    US10672723B2|2020-06-02|Semiconductor package
    US9711477B2|2017-07-18|Dummy flip chip bumps for reducing stress
    TWI541956B|2016-07-11|半導體裝置
    US9355977B2|2016-05-31|Bump structures for semiconductor package
    KR20200030563A|2020-03-20|몰딩된 칩 조합물
    TWI463623B|2014-12-01|半導體元件
    US10784223B2|2020-09-22|Elongated bump structures in package structure
    US8610267B2|2013-12-17|Reducing delamination between an underfill and a buffer layer in a bond structure
    US8581399B2|2013-11-12|Metal bump structure
    KR20170056404A|2017-05-23|칩 패키지를 위한 구조물 및 그 형성 방법
    CN110957279B|2021-09-14|半导体器件及其形成方法
    KR20220004943A|2022-01-12|반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법
    CN111128933B|2021-10-22|半导体封装件及其形成方法
    同族专利:
    公开号 | 公开日
    US9437567B2|2016-09-06|
    CN103094137B|2015-10-28|
    US9978704B2|2018-05-22|
    CN103094137A|2013-05-08|
    US20150028481A1|2015-01-29|
    US20160372435A1|2016-12-22|
    TWI475624B|2015-03-01|
    US8871629B2|2014-10-28|
    KR101337748B1|2013-12-06|
    KR20130050859A|2013-05-16|
    US20130113097A1|2013-05-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5872051A|1995-08-02|1999-02-16|International Business Machines Corporation|Process for transferring material to semiconductor chip conductive pads using a transfer substrate|
    JP3492245B2|1999-07-06|2004-02-03|ユニ・チャーム株式会社|弾性複合シート製造装置および弾性複合シート製造方法|
    US6696763B2|2001-04-02|2004-02-24|Via Technologies, Inc.|Solder ball allocation on a chip and method of the same|
    US6696757B2|2002-06-24|2004-02-24|Texas Instruments Incorporated|Contact structure for reliable metallic interconnection|
    US7816247B2|2003-02-25|2010-10-19|Broadcom Corporation|Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations|
    KR100517608B1|2003-03-13|2005-09-28|엘지전자 주식회사|볼 어레이형 패키지의 배열구조|
    JP4653447B2|2004-09-09|2011-03-16|Ｏｋｉセミコンダクタ株式会社|半導体装置の製造方法|
    JP2007012690A|2005-06-28|2007-01-18|Fujifilm Holdings Corp|ボールグリッドアレイパッケージの実装構造|
    JP4738971B2|2005-10-14|2011-08-03|Ｏｋｉセミコンダクタ株式会社|半導体装置及びその製造方法|
    KR101131138B1|2006-01-04|2012-04-03|삼성전자주식회사|다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지|
    US7361972B2|2006-03-20|2008-04-22|Taiwan Semiconductor Manufacturing Co., Ltd.|Chip packaging structure for improving reliability|
    US20090152659A1|2007-12-18|2009-06-18|Jari Hiltunen|Reflowable camera module with improved reliability of solder connections|
    US8912649B2|2011-08-17|2014-12-16|Taiwan Semiconductor Manufacturing Company, Ltd.|Dummy flip chip bumps for reducing stress|
    US8871629B2|2011-11-08|2014-10-28|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods of and semiconductor devices with ball strength improvement|
    KR20130110959A|2012-03-30|2013-10-10|삼성전자주식회사|반도체 패키지|US8871629B2|2011-11-08|2014-10-28|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods of and semiconductor devices with ball strength improvement|
    KR20130096990A|2012-02-23|2013-09-02|삼성전자주식회사|반도체 장치|
    KR20140025253A|2012-08-22|2014-03-04|삼성디스플레이 주식회사|구동칩 및 그 제조방법|
    CN102915986B|2012-11-08|2015-04-01|南通富士通微电子股份有限公司|芯片封装结构|
    US9379077B2|2012-11-08|2016-06-28|Nantong Fujitsu Microelectronics Co., Ltd.|Metal contact for semiconductor device|
    WO2014071815A1|2012-11-08|2014-05-15|南通富士通微电子股份有限公司|半导体器件及其形成方法|
    US9806045B2|2013-08-29|2017-10-31|Taiwan Semiconductor Manufacturing Company Ltd.|Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface|
    KR20150038842A|2013-10-01|2015-04-09|삼성디스플레이 주식회사|구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법|
    US9184143B2|2013-12-05|2015-11-10|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor device with bump adjustment and manufacturing method thereof|
    US9373594B2|2014-02-13|2016-06-21|Taiwan Semiconductor Manufacturing Co., Ltd.|Under bump metallization|
    CN104375732B|2014-11-28|2018-09-14|京东方科技集团股份有限公司|内嵌式触控模组、驱动方法、触控显示面板和显示装置|
    US10340258B2|2015-04-30|2019-07-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices|
    US10692813B2|2016-11-28|2020-06-23|Taiwan Semiconductor Manufacturing Co., Ltd.|Semiconductor package with dummy bumps connected to non-solder mask defined pads|
    JP2018125460A|2017-02-02|2018-08-09|株式会社ジェイテクト|半導体装置|
    IT201700087318A1|2017-07-28|2019-01-28|St Microelectronics Srl|Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione|
    CN107704578B|2017-09-30|2020-12-25|桂林电子科技大学|一种面向ppi网络比对的图匹配约束求解符号方法|
    CN107621710A|2017-11-10|2018-01-23|京东方科技集团股份有限公司|驱动芯片、显示基板、显示装置及显示装置的制作方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/291,550|US8871629B2|2011-11-08|2011-11-08|Methods of and semiconductor devices with ball strength improvement|
    [返回顶部]